Basics of VLSI Design Pro

แอปนี้เป็นคู่มือฉบับสมบูรณ์ของ VLSI พร้อมไดอะแกรมและกราฟ เป็นส่วนหนึ่งของการศึกษาด้านวิศวกรรมอิเล็กทรอนิกส์และการสื่อสารซึ่งนำเรื่องสำคัญโน้ตข่าวและบล็อกในหัวข้อนี้ ดาวน์โหลดแอปเป็นคู่มืออ้างอิงฉบับย่อและ ebook ในหัวข้อวิศวกรรมอิเล็กทรอนิกส์และการสื่อสารนี้

แอปครอบคลุมมากกว่า 90 หัวข้อในการออกแบบ VLSI อย่างละเอียด หัวข้อเหล่านี้แบ่งออกเป็น 5 หน่วย

คุณสามารถผ่านและประสบความสำเร็จในการสอบหรือการสัมภาษณ์ของคุณ app ให้การแก้ไขอย่างรวดเร็วและการอ้างอิงถึงหัวข้อเช่นการ์ดแฟลชรายละเอียด

แต่ละหัวข้อสมบูรณ์ด้วยไดอะแกรมสมการและรูปแบบอื่น ๆ ของการแสดงผลกราฟิกเพื่อความเข้าใจง่าย บางหัวข้อครอบคลุมในโปรแกรมนี้คือ:

1. ความทรงจำของเซมิคอนดักเตอร์: บทนำและประเภท

2. Read Only Memory (ROM)

3. ทรานซิสเตอร์สามเซลล์ DRAM

4. หนึ่งเซลล์ทรานซิสเตอร์ DRAM Cell

5. หน่วยความจำแฟลช

6. Low-Power วงจรลอจิก CMOS: บทนำ

7. การออกแบบอินเวอร์เตอร์ CMOS

8. MOS Inverters: แนะนำเกี่ยวกับการเปลี่ยนลักษณะ

9. เทคนิคการสแกน

10. เทคนิคการทดสอบด้วยตนเอง (BIST)

11. ความเป็นไปได้ทางประวัติศาสตร์ของ VLSI Design: Moore's Law

12. การจัดประเภทวงจรดิจิตอล CMOS

13. ตัวอย่างการออกแบบวงจร

14. VLSI วิธีการออกแบบ

15. VLSI Design flow

16. การออกแบบลำดับชั้น

17. แนวคิดเรื่องความสม่ำเสมอและความจำเพาะ

18. การผลิต CMOS

19. การประมวลผลกระบวนการผลิต: ขั้นตอนพื้นฐาน

20. การสร้างทรานซิสเตอร์ nMOS

21. การผลิต CMOS: กระบวนการ p-well

22. การประดิษฐ์ CMOS: กระบวนการ n-well

23. การผลิต CMOS: กระบวนการ Twin Tub

24. แผนภาพสติ๊กและการออกแบบรูปแบบมาสก์

25. ทรานซิสเตอร์มอส: โครงสร้างทางกายภาพ

26. ระบบ MOS ภายใต้ความลำเอียงภายนอก

27. โครงสร้างและการดำเนินงานของ MOSFET

28. แรงดันไฟฟ้าตามเกณฑ์

29. แรงดันไฟฟ้าในปัจจุบันของ MOSFET

30. การปรับขนาดของ Mosfet

31. ผลของการปรับขนาด

32. ผลเรขาคณิตขนาดเล็ก

33. MOS Capacitances

34. อินเวอร์เตอร์ MOS

35. ลักษณะการถ่ายเทของแรงดันไฟฟ้า (VTC) ของอินเวอร์เตอร์ MOS

36. อินเวอร์เตอร์ที่มีโหลด MOSFET n-type

37. อินพุทโหลดโหลดแบบทานกลับ

38. การออกแบบอินเวอร์เตอร์โหลดที่มีการผันผวน

39. อินเวอร์เตอร์ CMOS

40. กำหนดเวลาล่าช้า

41. การคำนวณเวลาการหน่วงเวลา

42. การออกแบบอินเวอร์เตอร์ที่มีข้อจำกัดความล่าช้า: ตัวอย่าง

43. วงจรรวมลอจิก MOS เชิงซ้อน: บทนำ

44. MOS วงจรลอจิกที่มีการสูญเสีย nMOS โหลด: สองอินพุต NOR Gate

45. MOS วงจรลอจิกที่มีการพร่อง nMOS โหลด: โครงสร้าง NOR ทั่วไปที่มีอินพุตหลายตัว

46. ​​MOS วงจรลอจิกกับการพร่อง nMOS โหลด: การวิเคราะห์ชั่วคราวของประตู NOR

47. MOS วงจรลอจิกกับการสูญเสีย nMOS โหลด: Two-Input NAND Gate

48. MOS วงจรลอจิกกับการสูญเสีย nMOS โหลด: โครงสร้าง NAND ทั่วไปกับปัจจัยการผลิตหลาย

49. MOS วงจรลอจิกกับการพร่อง nMOS โหลด: การวิเคราะห์ชั่วคราวของประตู NAND

50. วงจรตรรกะ CMOS: NOR2 (อินพุทสองอินพุต)

51. CMOS NAND2 (อินพุท NAND 2 ช่อง)

52. โครงร่างของ Simple Logic Gates ของ CMOS

53. วงจรลอจิกเชิงซ้อน

54. ลอจิกที่ซับซ้อนของ CMOS

55. โครงร่างของ CMOS Complex Logic Gates

56. AOI และ OAI Gates

57. Pseudo-nMOS Gates

58. วงจร CMOS Full-Adder วงจรประกอบและเครื่องวัดความกระเพื่อม

59. ประตูส่งผ่าน CMOS (Pass Gates)

60. ลอจิก Transistor Transistor (CPL) เสริม

61. วงจรตรรกะ MOS แบบลำดับ: บทนำ

62. พฤติกรรมของ Bistable Elements

63. วงจร SR Latch

64. นาฬิกาจับเวลา SR

65. JK Latched นาฬิกา

66. Master-Slave Flip-Flop

67. CMOS D-Latch และ Edge-Triggered Flip-Flop

68. วงจรลอจิกแบบไดนามิก: บทนำ

69. หลักการพื้นฐานของวงจรทรานซิสเตอร์แบบผ่าน

หัวข้อทั้งหมดไม่อยู่ในรายการเนื่องจากข้อ จำกัด อักขระที่กำหนดโดย Play สโตร์