Basics of VLSI Design Pro

Приложение представляет собой полный справочник по СБИС с диаграммами и графиками. Это часть инженерного образования в области электроники и коммуникаций, в котором представлены важные темы, заметки, новости и блоги по этому вопросу. Загрузите приложение как краткое справочное руководство и электронную книгу по этой теме электроники и коммуникаций.

Приложение охватывает более 90 тем дизайна VLSI. Эти темы разделены на 5 единиц.

Вы можете очень легко пройти и преуспеть в своих экзаменах или интервью, приложение обеспечивает быструю ревизию и ссылки на такие темы, как подробная флеш-карта.

Каждая тема дополнена диаграммами, уравнениями и другими формами графических представлений для легкого понимания. Некоторые из тем, охватываемых в этом приложении:

1. Полупроводниковые воспоминания: введение и типы

2. Только для чтения (ПЗУ)

3. Три транзисторные ячейки DRAM

4. Одна транзисторная ячейка DRAM

5. Флэш-память

6. Логические схемы CMOS с низким энергопотреблением: введение

7. Конструкция инверторов CMOS

8. MOS-инверторы: введение в коммутационные характеристики

9. Методы сканирования

10. Встроенные методы самопроверки (BIST)

11. Историческая перспектива проекта СБИС: закон Мура

12. Классификация типов цифровых схем CMOS

13. Пример проектирования схемы

14. Методы проектирования СБИС

15. Расчетный поток СБИС

16. Иерархия дизайна

17. Понятие регулярности, модульности и локальности

18. Изготовление КМОП

19. Процесс производства: основные этапы

20. Изготовление nMOS-транзистора

21. Изготовление CMOS: процесс p-well

22. Изготовление CMOS: n-образный процесс

23. Изготовление CMOS: процесс с двумя ваннами

24. Наклейки и макет макета

25. МОП-транзистор: физическая структура

26. Система МОС под внешним смещением

27. Структура и функционирование МОП-транзистора

28. Пороговое напряжение

29. Характеристики текущего напряжения MOSFET

30. Масштабирование мосфеты

31. Эффекты масштабирования

32. Малые эффекты геометрии

33. Емкости MOS

34. Инвертор MOS

35. Характеристики передачи напряжения (VTC) инвертора MOS

36. Инверторы с нагрузкой MOSFET n-типа

37. Резистивный инвертор нагрузки

38. Конструкция инверторов с истощением нагрузки

39. Преобразователь CMOS

40. Определения времени задержки

41. Расчет времени задержки

42. Конструкция инвертора с ограничениями задержки: пример

43. Комбинированные логические схемы MOS: введение

44. Логические схемы MOS с истощением nMOS нагрузки: два входа NOR Gate

45. Логические схемы MOS с истощением nMOS Loads: обобщенная структура NOR с несколькими входами

46. ​​Логические схемы MOS с истощением nMOS Нагрузки: переходный анализ ворот NOR

47. Логические схемы MOS с истощением nMOS Loads: два входа NAND Gate

48. Логические схемы MOS с истощением nMOS Loads: Обобщенная структура NAND с несколькими входами

49. Логические схемы MOS с истощением nMOS Loads: переходный анализ логического элемента NAND

50. Логические схемы CMOS: NOR2 (два входа NOR)

51. КМОП NAND2 (два входа NAND)

52. Макет простых логических ворот CMOS

53. Комплексные логические схемы

54. Комплексные логические ворота CMOS

55. Макет комплексных логических ворот CMOS

56. AOI и OAI Gates

57. Псевдо-МОС-Гейтс

58. Цепь полного сальдо CMOS и переносной рябь

59. Кабели передачи CMOS (проходные ворота)

60. Дополнительная логика Pass-Transistor (CPL)

61. Последовательные логические схемы MOS: введение

62. Поведение бистабильных элементов

63. Цепь защелки SR

64. Синхронизированная синхронизация

65. Часы JK Latch

66. Флип-флоп-мастер-раб

67. КМОП D-Latch и триггерный флип-флоп

68. Динамические логические схемы: введение

69. Основные принципы транзитных транзисторных цепей

Все темы не указаны из-за ограничений символов, установленных в Play Маркете.