Basics of VLSI Design Pro

این برنامه یک کتاب کامل VLSI با نمودارها و نمودارهاست. این بخشی از آموزش الکترونیک و ارتباطات مهندسی است که مباحث مهم، یادداشت ها، اخبار و وبلاگ در مورد موضوع را به ارمغان می آورد. این برنامه را به عنوان راهنمای مرجع سریع و کتاب در این موضوع مهندسی الکترونیک و ارتباطات دانلود کنید.

این برنامه بیش از 90 موضوع از طراحی VLSI را در جزئیات پوشش می دهد. این موضوعات به 5 واحد تقسیم می شوند.

شما می توانید به راحتی در امتحانات یا مصاحبه های خود گذراندن و موفقیت آمیز باشید، برنامه مرورگر سریع و مرجع به موضوعاتی مانند یک کارت فلش دقیق را فراهم می کند.

هر موضوع با نمودارها، معادلات و اشکال دیگر نمایه های گرافیکی برای درک آسان است. برخی از موضوعات مورد بحث در این برنامه عبارتند از:

1. خاطرات نیمه هادی: مقدمه و انواع

2. حافظه فقط خواندنی (ROM)

3. سه سلول ترانزیستور DRAM

4. یک ترانزیستور DRAM سلولی

5. حافظه فلش

6. Low-Power CMOS Logic Circuits: مقدمه

7. طراحی مبدل های CMOS

8. مبدل های MOS: مقدمه ای بر ویژگی های سوئیچینگ

9. تکنیک های مبتنی بر اسکن

10. تکنیک های ساخته شده در خود آزمون (BIST)

11. پیش بینی تاریخی طراحی VLSI: قانون مور

12. طبقه بندی انواع مدارهای دیجیتال CMOS

13. یک مثال طراحی مدار

14. روشهای طراحی VLSI

15. جریان طراحی VLSI

16. سلسله مراتب طراحی

17. مفهوم منظم بودن، مدولار بودن و مکان

18. ساخت CMOS

19. جریان فرایند تولید: مراحل پایه

20. ساخت ترانزیستور nMOS

21. ساخت CMOS: پردازش p-well

22. ساخت CMOS: پردازش n-well

23. تولید CMOS: فرآیند دو واحدی

24. نمودار استیک و طرح طرح ماسک

25. ترانزیستور MOS: ساختار فیزیکی

26. سیستم MOS تحت اختلال خارجی

27. ساخت و کار MOSFET

28. ولتاژ آستانه

29. ویژگی های ولتاژ فعلی MOSFET

30. مقیاس مودم

31. تاثیر پوسته پوسته شدن

32. اثر هندسی کوچک

33. Capacitance MOS

34. اینورتر MOS

35. مشخصات انتقال ولتاژ (VTC) اینورتر MOS

36. اینورتر با بار نوع MOSFET n-type

37. اینورتر بار مقاومتی

38. طراحی مبدل های تخلیه بار

39. اینورتر CMOS

40. تعاریف زمان تاخیر

41. محاسبه زمان تأخیر

42. طراحی اینورتر با محدودیت های تاخیر: مثال

43. مدار منطقی MOS Combinational: معرفی

44. مدار منطقی MOS با بارهای nMOS تخلیه: NOR Gate دو ورودی

45. مدار منطقی MOS با بارهای nMOS تخریب: ساختار NOR غنی شده با ورودی های چندگانه

46. ​​مدار منطقی MOS با بار تخلیه nMOS: تجزیه و تحلیل گذرا از دروازه NOR

47. مدار منطقی MOS با تخلیه بارهای nMOS: دروازه NAND دو ورودی

48. مدار منطقی MOS با بارهای nMOS تخریب: ساختار NAND کلی با ورودی های چندگانه

49. مدار منطقی MOS با بارهای nMOS تخلیه: تجزیه و تحلیل گذرا از دروازه NAND

50. مدار منطقی CMOS: NOR2 (دو ورودی NOR) دروازه

51. CMOS NAND2 (دو ورودی NAND) دروازه

52. چیدمان منطق گیتس CMOS ساده

53. مدار منطقی پیچیده

54. Complex CMOS Logic Gates

55. طرح مجتمع منطق گیتس CMOS

56. AOI و OAI گیتس

57. گیتس شبه nMOS

58. CMOS کانکتور Full-Adder و کمربند موج دار

59. انتقال گیتس CMOS (گذرگاه گیتس)

60. منطق عبور ترانزیستور تکمیل شده (CPL)

61. الگوریتم منطقی MOS: مقدمه

62. رفتار عناصر قابل تقسیم

63. مدار SR Latch

64. قفل SR Latch

65. ساعت JK Latch

66. استاد برده فلیپ فلاپ

67. CMOS D-Latch و Edge-Flip-Flop

68. مدار منطقی دینامیکی: مقدمه

69. اصول اساسی مدار مدار ترانزیستور

همه موضوعات به خاطر محدودیت های شخصیتی که توسط فروشگاه Play تعیین شده اند فهرست نشده اند.