Basics of VLSI Design Pro

كتيب كامل ل VLSI مع الرسوم البيانية والرسوم البيانية

التطبيق هو كتيب كامل من VLSI مع الرسوم البيانية والرسوم البيانية. وهو جزء من تعليم هندسة الإلكترونيات والاتصالات الذي يجمع مواضيع وملاحظات وأخبار ومدونات هامة حول هذا الموضوع. قم بتنزيل التطبيق كدليل مرجعي سريع & ebook على هذا الموضوع هندسة الالكترونيات والاتصالات.

يغطي التطبيق أكثر من 90 موضوعًا من تصميم VLSI بالتفصيل. يتم تقسيم هذه الموضوعات في 5 وحدات.

يمكنك بسهولة النجاح والامتحان في الامتحانات الخاصة بك أو المقابلات ، ويوفر التطبيق مراجعة سريعة ومرجع لمواضيع مثل بطاقة فلاش مفصل.

كل موضوع كامل مع الرسوم البيانية والمعادلات وغيرها من أشكال الرسوم البيانية لسهولة الفهم. بعض الموضوعات التي تمت تغطيتها في هذا التطبيق هي:

1. ذكريات أشباه الموصلات: مقدمة وأنواع

2. قراءة الذاكرة فقط (ROM)

3. ثلاثة خلية DRAM الترانزستور

4. واحد الترانزستور DRAM الخلية

5. ذاكرة فلاش

6. منخفضة - السلطة الدوائر المكانية المنطق: مقدمة

7. تصميم العاكس CMOS

8. MOS Inverters: مقدمة لتبديل الخصائص

9. تقنيات القائمة على المسح الضوئي

10. المدمج في تقنيات الاختبار الذاتي (BIST)

11. المنظور التاريخي لتصميم VLSI: قانون مور

12. تصنيف أنواع الدوائر الرقمية CMOS

13. مثال لتصميم الدوائر

14. منهجيات تصميم VLSI

15. تدفق تصميم VLSI

16. تصميم التسلسل الهرمي

17. مفهوم الانتظام والنمطية والمحلية

18. تصنيع CMOS

19. تدفق عملية التصنيع: الخطوات الأساسية

20. تصنيع الترانزستور nMOS

21. تصنيع CMOS: عملية p- بشكل جيد

22. تلفيق CMOS: عملية n-well

23. تصنيع CMOS: عملية حوض التوأم

24. رسم تخطيطي عصا وتصميم تخطيط قناع

25. MOS الترانزستور: الهيكل المادي

26. نظام MOS تحت التحيز الخارجي

27. هيكل وتشغيل MOSFET

28. الجهد العتبة

29. خصائص الجهد الحالية من MOSFET

30. مقياس موسفت

31. آثار التحجيم

32. تأثيرات الهندسة الصغيرة

33. السعة MOS

34. العاكس MOS

35. خصائص نقل الجهد (VTC) من MOS العاكس

36. العاكسون بحمل MOSFET من نوع n

37. عاكس مقاوم

38. تصميم محولات تحميل استنزاف

39. CMOS العاكس

40. تعريفات وقت التأخير

41. حساب تأخير الزمن

42. تصميم العاكس مع إضافات تأخير: مثال

43. الدوائر المتكاملة MOS المنطقية: مقدمة

44. الدوائر MOS المنطق مع نضوب nMOS الأحمال: بوابة NOR اثنين من المدخلات

45. الدوائر المنطقية MOS مع نضوب الحمولات nMOS: بنية NOR المعممة مع مدخلات متعددة

46. ​​الدوائر MOS المنطق مع نضوب nMOS الأحمال: تحليل عابر لبوابة NOR

47. دوائر MOS المنطقية مع نفاد nMOS الأحمال: بوابة NAND ذات مدخلين

48. الدوائر MOS المنطق مع نضوب nMOS الأحمال: هيكل NAND المعمم مع مدخلات متعددة

49. الدوائر MOS المنطق مع نضوب nMOS الأحمال: تحليل عابر لبوابة NAND

دارات المنطق CMOS: بوابة NOR2 (مدخل NOR)

51. بوابة NAND2 الخاصة بـ CMOS (مدخلان NAND)

52. تخطيط بسيط من CMOS المنطق غيتس

53. دوائر منطقية معقدة

54. معقدة CMOS المنطق غيتس

55. تخطيط مجمع CMOS Logic Gates

56. AOI و OAI Gates

57. Pseudo-nMOS Gates

58. CMOS كامل-أيسر الدائرة ويحمل أدوبر

59. بوابات الإرسال CMOS (بوابات المرور)

60. منطق المرور الترانزستور المتكامل (CPL)

61. دوائر منطقية MOS متسلسلة: مقدمة

62. سلوك العناصر ثنائية الثقل

63. حلبة SR Latch

64. منحنى ساعة بساعة

65. على مدار الساعة JK مزلاج

66. ماستر- Slave Flip-Flop

67. CMOS D-Latch و Flip-Fluggered

68. الدوائر المنطقية الديناميكية: مقدمة

69. المبادئ الأساسية لتمرير الدوائر الترانزستور

لا يتم سرد جميع المواضيع بسبب قيود الشخصية المحددة بواسطة متجر Play.